Міністерство освіти І науки України
національний університет “Львівська політехніка”
Кафедра ЕОМ
Курсова робота
з курсу “Комп’ютерна схемотехніка”
на тему:
“Запам’ятовувальний пристрій з мікропрограмним керуванням”
Львів - 2008 ЗМІСТ РОБОТИ
1. Мікропрограма у відповідності із заданим варіантом 11.2
Початок: загальний скид
K0 – EWR
K1 – E+1
K2 – CS
K3 – RD
2. Граф МПА
EMBED Visio.Drawing.11
Рис. 1 – Граф мікропрограмного автомата 3. Отримання виразів для функцій збудження D0, D1 та функцій виходів К0, К1, К2, К3
D0= EMBED Equation.3
D1= EMBED Equation.3
EMBED Equation.3
K0= EMBED Equation.3
K1= EMBED Equation.3
K2= EMBED Equation.3
K3= EMBED Equation.3
4. Спрощення виразів для функцій збудження D0, D1 та функцій виходів К0, К1, К2, К3
D0= EMBED Equation.3
D1= EMBED Equation.3
K0= EMBED Equation.3
K1= EMBED Equation.3
K2= EMBED Equation.3
K3= EMBED Equation.3
5. Опрацювання та опис функціональної схеми пристрою
EMBED Visio.Drawing.11
Рис. 2 – Функціональна схема запам’ятовувального пристрою з мікропрограмним керуванням
Запам’ятовувальний пристрій з мікропрограмним керуванням складається з операційного автомату (ОА) та керуючого автомату (КА). Операційний автомат складається з лічильника адреси – СТ2 та запам’ятовувального пристрою – RAM, адресованого лічильником.
Лічильник адреси під час дії тактового імпульса (ТІ), виконує наступні операції: скид в “0”, запис та збільшення вмісту на 1 при наявності на керуючих входах сигналів EWR та E+1 відповідно; запам’ятовувальний пристрій, з організацією 256х8, виконує читання при наявності сигналів CS, RD=1, а запис при CS, RD=0.
Входи завантаження лічильника та інформаційні входи/виходи запам’ятовувального пристрою під’єднані до двонаправленої 8-розрядної шини даних (ШД). Керуючі сигнали:
EWR=K0
E+1=K1
CS=K2
RD=K3
Вони виробляються керуючим автоматом у відповідності з заданою мікропрограмою. Керуючий автомат складається з комбінаційної схеми (КС) на 4 входи та 6 виходів, а також синхронного регістра на D-тригерах (RG).
Під впливом вхідних сигналів Y1, Y0 на виходах регістра формуються сигнали Q1, Q0, що визначають стан мікропрограмного автомата (МПА), а також керуючі сигнали K0=EWR, K1=E+1, K2=CS, K3=RD.
Детальний опис принципу роботи схеми при поданні Y1=Y0=0:
загальний скид;
А0: Y1=0, Y0=0, то К0 йти до А3;
А3: Y1=0, Y0=0, то К3,К2 йти до А2;
А2: Y1=0, Y0=0, то К0 йти до А0.
Для початкового загального скиду на входи RESET мікросхем подається короткочасний сигнал ЗСК=1. МПА знаходиться у стані А0 і формує сигнал К0=EWR – запис адреси з ШД в лічильник СТ2. При Y1=0, Y0=0, Q1=0, Q0=0 і наступному фронті ТІ МПА переходить в стан А3, формуються сигнали K3=RD, K2=CS – читання слова з RAM, за адресою поданою лічильником, в ШД. При Y1=0, Y0=0, Q1=1, Q0=1 і фронті ТІ МПА переходить в стан А2, формується сигнал К0=EWR – запис адреси з ШД в лічильник СТ2. При Y1=0, Y0=0, Q1=1, Q0=0 і фронті ТІ МПА переходить у початковий стан – А0, зберігає сигнал К0=EWR.
6. Опрацювання та опис принципової електричної схеми пристрою
Схема електрична принципова запам’ятовувального пристрою з мікропрограмним керуванням зображена у графічній частині курсової роботи.
Вона складається з керуючого автомату і операційного автомату. Комбінаційна схема складається з дешифратора DD1 (К555ИД4), елементів логіки DD2, DD3 (К155ЛА3, К55ЛН1) та мультиплексорів DD4-DD6 (К555КП2). Синхронний регістр DD7 (К55ТМ9) по сигналу фронтальної синхронізації видає сигнали Q0, Q1, які визначають стан МПА, та керуючі сигнали К0, К1, К2, К3. Лічильник адреси реалізований на мікросхемах DD8, DD9 (К555ИЕ18), а елементи пам’яті на мікросхемах DD10, DD11 (К132РУ9А).
Умовне графічне зображення дешифратора К555ИД4 зображене на рисунку 3.
EMBED Visio.Drawing.11
Рис. 3 – УГЗ дешифратора К555ИД4
Таблиця 1 – Таблиця істинності мікросхеми К555ИД4
Умовне графі...
